Attēls:Full-adder logic diagram.svg
Pāriet uz navigāciju
Pāriet uz meklēšanu
Size of this PNG preview of this SVG file: 400 × 180 pikseļi. Citi izmēri: 320 × 144 pikseļi | 640 × 288 pikseļi | 1 024 × 461 pikseļi | 1 280 × 576 pikseļi | 2 560 × 1 152 pikseļi.
Sākotnējais fails (SVG fails, definētais izmērs 400 × 180 pikseļi, faila izmērs: 32 KB)
Kopsavilkums
| Apraksts |
English: Circuit Diagram of a Full Adder. |
| Datums | |
| Avots | Paša darbs |
| Autors | Inductiveload |
Licence
|
I, the copyright holder of this work, release this work into the public domain. This applies worldwide. In some countries this may not be legally possible; if so: I grant anyone the right to use this work for any purpose, without any conditions, unless such conditions are required by law. |
Faila hronoloģija
Uzklikšķini uz datums/laiks kolonnā esošās saites, lai apskatītos, kā šis fails izskatījās tad.
| Datums/Laiks | Attēls | Izmēri | Dalībnieks | Komentārs | |
|---|---|---|---|---|---|
| tagadējais | 2014. gada 23. marts, plkst. 13.30 | | 400 × 180 (32 KB) | wikimediacommons>Tibor89 | Reverted to version as of 12:26, 23 March 2014 |
Faila lietojums
Šo failu izmanto šajā 1 lapā:
